ISA busz - csatlakozó pinout
AT változata a busz felfelé kompatibilisek, ami azt jelenti, hogy a kártyák vannak kialakítva, hogy a munka busszal XT fog működni az AT buszon. Ez a busz állítottak elő évekig nélkül hivatalos szabvány. Az utóbbi években egy hivatalos szabvány, a busz ISA (Industry Standard Architecture) hoztak létre a kiterjesztése nevezett EISA (Extended ISA), a busz is jelen van, mint a standard. EISA busz bővítmények nem részletezett.
Ez a fájl nem az a célja, hogy egy teljes lefedettség a szabvány. Ez kizárólag tájékoztató céllal, és úgy tervezték, hogy a tervezők és a szurkolók elég információt, hogy saját XT és AT-kompatibilis kártyák.
Fizikai szerkezet:
ISA kártyák lehetnek a 8 bites és 16 bites. 8 bites kártyák csak akkor használja az első 62 érintkezők és 16 bites kártyák használt összes 98 csapokat. Körülbelül 8 bites kártyák használhatja a 16 bites kiterjesztése kapcsolatok, hogy minél több megszakításokkal.
8 bites kártyák:
(A térképen)
(A számítógép)
16 bites kártyák:
(A térképen)
(A számítógép)
Jel Leírás:
+5, -5, 12, -12
Tápegység. -5 gyakran nem teljesül.
A busz frekvencia, 33% -os kitöltési tényezővel. A frekvencia változik. 4,77-8 MHz jellemző. 8,3 MHz-es úgy definiáljuk, mint egy maximális, de sok rendszer lehetővé teszik ezeket az órákat kell beállítani 12 MHz-es és a fenti.
DMA megerősítést. Aktív alacsony DMA nyugtázó 0-3 és 5-7 a megfelelő nyugtázó jel DRQ 0-3, 5-7.
DMA kérelem. Ezek a jelek aszinkron kérések által használt csatorna I / O DMA csatorna eszközöket kap a szolgáltatás. DMA kérelem csatornák 0-3 8 bites adatokat. DAM kérés csatornák 5-7 16 bites adatátvitelt. DMA kérelem csatorna 4 belső használatra szánt az alaplapról. DMA kérelmet kell állapítani magas ahhoz, hogy a megfelelő DACK vonal nem aktív. DMA kérelmet karbantartani a következő prioritási sorrendben:
Alacsony fenti DRQ 0, 1, 2, 3, 5, 6, 7 Alacsony
I / O 16. Az összeg segítségével 16-bites slave, amikor a gumiabroncsok tekintjük. Az aktív alacsony I / O kör kiválasztása 16 azt jelzi, hogy az aktuális átvitel 1 várakozási állapotba 16 bites I / O ciklus. Nyitott kollektor.
I / O CH CK
csatorna csekket. Az alacsony jelszint generál NMI. NMI jel elfedi a PC, a processzoron kívül (természetesen). Bit 7 port 70 (HEX) (NMI megszakítás engedélyező) bit a 3. és a kikötő 61 (HEX) (nyugtázócsatorna ellenőrzés) kell állítani nulla, ha a hozzáférést a CPU NMI. I / O CHANNEL ellenőrzése aktív alacsony jel, amely azt jelzi, hogy a paritás hibát létezik az eszközt a I / O-csatornán.
I / O CH RDY
Bemenet / kimenet aktív alacsony jel, amely arra utasítja az input / output egység ellenőrzése érdekében adatokat az adatbusz sd0-SD15.
I / O írási aktív alacsony jel, amely arra utasítja a bemeneti / kimeneti eszköz adatok olvasására az adatbusz sd0-SD15.
Egy megszakítás kérés. IRQ2 a legmagasabb prioritást. 10-15 IRQ csak az autók, és nagyobb a prioritása, mint az IRQ 3-7. Request megszakítja azt jelzi, hogy az I / O pont szolgáltatási fiók. Ezek rangsoroltuk az alábbi sorrendben: Preferált IRQ 9 (2), 10,11,12,14,3,4,5,6,7
Aktív alacsony memória chip Select 16 azt jelzi, hogy az aktuális adatátvitel 1 várakozási állapotba 16 bites adatmemória ciklust.
Olvasás a memória egy aktív alacsony jel, amely arra utasítja a memóriaeszköz vezetni adat-ra a busz adatok sd0-SD15. Ez a jel aktív minden memória írási ciklust.
Rögzítése a memóriába egy alacsony szintű aktív jelet, amely arra utasítja a memória eszközt az adatok tárolására jelen a buszon adatok sd0-SD15. Ez a jel aktív minden írási ciklus a memóriában.
Nem állami várni. Használt számának csökkentése a várakozási állapotot készek időzítő alaptól. Ez ahhoz vezet, hogy a busz a ciklus végére gyorsan, mint a várakozási állapotba kerül beillesztésre. A legtöbb rendszer figyelmen kívül hagyja nows ha CHRDY aktív (alacsony). Ugyanakkor problémát okozhat néhány busz vezérlők, és mindkét nem lehet aktív egyszerre jelet.
Oszcillátor, 14,31818 MHz, 50% kitöltési tényezőjű. változó gyakorisággal. Eredetileg három 4,77 MHz-es processzor, hogy óra elején számítógépek, és elosztjuk 12-hoz kap 1,19 MHz-es rendszerbusz órát. Néhány elhelyezett linkek a jel olyan alacsony, mint 1 MHz (talán utalás a rendszer órát), de a legtöbb modern rendszerek használata 14,318 MHz.
Ez a frekvencia (14,318 MHz), négy alkalommal a frekvencia ColorBurst televízió. Frissítés ideje sok PC «S alapul OSC / 18 vagy körülbelül egy frissítési ciklus minden 15 us. Sok modern alaplapok lehetővé teszik ezt az arányt meg kell változtatni, ami felszabadítja néhány buszciklusokat használni a szoftvert, hanem hibákhoz vezethet memória Ha a memória nem tud megbirkózni lassú frissítési ráta.
Frissítés. Akkor keletkezik, amikor a frissítés a logika a bus master. Ez az aktív alacsony jel, jelzi a memória frissítési ciklus folyamatban van. A készülék működik, mint egy ISA Bus Master is használja ezt a jelet, hogy elindítsa a frissítési ciklus.
Ez jel alacsony, ha a készülék be van kapcsolva. Vezetői is alacsony okoz a rendszer újraindítását. Ez a jel megy magas a rendszer újraindítására bekapcsolásnál, alacsony feszültség, vagy hardware reset.
Adatkapcsolati rendszer vagy szabványos adatátviteli vonalak. Ezek bidrectional és három állam. A legtöbb rendszeren, adatkapcsolatok nagy úszó, ha nem hajtott. Ezek a vonalak 16 biztosítanak közötti adatátvitel a processzor, a memória és a bemeneti / kimeneti eszközök.
Gróf terminál. Tájékoztatja a CPU, hogy az utolsó DMA adatátvitel művelet befejeződött. A terminál egy impulzusszám, amikor a terminál száma bármely DMA csatorna érhető el.
8 bit memória vagy az I / O átviteli idő diagram (4 várakozási állapotot mutatjuk)
Megjegyzés: W1-W4 jelzik készenléti ciklus.
A parancskarakterláncot ezután húzott (ORC vagy IOWC input / output parancsok SMRDSC vagy SMWTC memória olvasási és írási parancsok esetében). Írási műveletek, az adatok továbbra is az SD-busz a végén egy átviteli ciklust. Az olvasási műveletek, az adatok érvényesnek kell lennie a lefutó él az utolsó ciklusban.
Nows mintát közepén minden alvási időszakban. Ha ez így van, alacsony, a sebességváltó ciklus befejezése nélkül várakozási állapotot. CHRDY kiválasztott első felében ciklusban. Ha ez olyan alacsony, hogy további várakozás ciklust kell beilleszteni.
Az alapértelmezett érték 8 bit átutalások négy várakozási állapotot. Egyes számítógépek lehetővé teszik az alapértelmezett államok száma váró megváltozott.
16 bites memória vagy bemeneti / kimeneti továbbítására egy szinkronizáló áramkör (1 ábra olyan állapotot mutat készenléti)
A csillag (*) jelöli azt a pontot, amelynél a jel mintavételezése.
[2] AEN alacsony marad során a teljes átviteli ciklust, jelezve, hogy a normál (nem-DMA) transzfer következik be.
Az olvasási műveletek, a minta adatok felfutó élére az utolsó órajel ciklusra. Felvételéhez műveletek érvényes adat jelenik meg a busz a ciklus végéig, amint az idődiagramnak. Bár az időzítés diagram azt mutatja, hogy az adatokat kell kiválasztani a növekvő óra, a legtöbb rendszer marad érvényben a szélütés.
Alapértelmezésben transzferek 16 bit egy 1 várakozási állapotba. Ez lehet rövidebb vagy hosszabb ugyanolyan módon, mint 8-bites transzferek és a nows CHRDY. Sok rendszer, hogy csak a 16-bites memória eszközt (inkább, mint az I / O eszköz) Az információk átvitele a 0 várakozási állapotot (nows nincs hatással a 16 bites I / O ciklus).
Növekvő vagy csökkenő buszciklusba:
A csillag (*) jelöli azt a pontot, amelynél a jel mintavételezése.
W = várakozási ciklust
Soundblaster kártyák leggyakrabban használt portok input / output 220-22F.
Adatgyűjtés kártyákat gyakran használják 300-31F.
DMA olvasni és írni
ISA busz használ két DMA vezérlő (VTS) kaszkád együtt. Rab DMAC DMAC van csatlakoztatva a master keresztül a DMA csatornán 4 (DMAC csatorna 0 a master). Ezért a szolga kap az irányítást a busz master keresztül DMAC. Bus ISA, DMAC van programozva, hogy egy rögzített prioritás (Channel 0 mindig a legmagasabb prioritás), ami azt jelenti, hogy a csatorna a slave 0-4 a legmagasabb prioritású (mert csatlakozik a fő csatorna 0), majd 5-7 csatorna ( melyik csatornát 1-3 otthon).
DMAC lehet programozni, hogy olvassa átutalások (adatokat olvas a memóriából és kiírja az I / O eszköz), az átviteli rekord (adatokat olvas a bemeneti / kimeneti eszközt, és írt a memória), vagy ellenőrizze, hogy transzferek (akár olvasás vagy felvétel - azt használják DMA CH0 DRAM frissítési korai darabja.)
Slave DMA vezérlő
DMA CH0 Transfer Count
Ez tartalmazza a legkevésbé szignifikáns 16 bitje az átutalás összegét rögzített formájában két egymást követő bájt.
DMA CH1 Transfer Count
DMA CH2 Transfer Count
DMA CH3 Transfer Count
Szoftver DRQn kérés
- Bitek 0-1: A csatorna kiválasztása (CH0-3)
- Bit 2: kérelem bitet (0 = Reset, beállítva = 1)
DMA maszk regiszter
- Bitek 0-1: A csatorna kiválasztása (CH0-3)
- Bit 2: maszk bit (0 = Reset, beállítva = 1)
Tiszta DMA mutató bájt
Írása erre mutató okoz DMAC tiszta nyomon követéséhez használt 16-bites adatátvitel és a DMAC hi / low byte szekvenciát.
Szoftver DRQn kérés
- Bitek 0-1: A csatorna kiválasztása (CH4-7)
- Bit 2: kérelem bitet (0 = Reset, beállítva = 1)
DMA maszk regiszter
- Bitek 0-1: A csatorna kiválasztása (CH4-7)
- Bit 2: maszk bit (0 = Reset, beállítva = 1)
Tiszta DMA mutató bájt
Írása erre mutató okoz DMAC tiszta nyomon követéséhez használt 16-bites adatátvitel és a DMAC hi / low byte szekvenciát.
Egységes Transfer Mode
DMAC van programozva az átvitelhez. DMA kéri átviteli berendezés vezetés a megfelelő sor DRQ magas. DMAC reagál, megerősítvén, AEN és megerősíti, DMA kérelem útján megfelelő sor AIBN. I / O és a memória vonal parancsok is állította. Amikor a DMA eszköznek látja DAK jel, akkor eldobja a DRQ vonalon.
Blokk Transfer Mode
Megjegyzés: A küldő egységet óvatosan kell alkalmazni. A busz nem használható más célokra (például frissíti RAM), és egy blokk üzemmód átkapcsolás.
Demand Transfer Mode
DMAC van programozva az átvitelhez. Készülék megkísérlése DMA átviteli eredmények egy megfelelő magas DRQ vonalon. Alaplap felelős vezetői AEN magas és alacsony AKD. Ez azt jelenti, hogy az eszköz most DMA busszal. Ellentétben az audio és az átviteli egység, DMA egység nem esik DRQ válaszul a DAC. DMA eszköz továbbítja az adatokat ugyanolyan módon, mint az átviteli egység. DMA továbbra is készít DMA ciklust, amíg az I / O eszköz állítja a DRQ. Ha a bemeneti / kimeneti eszköz nem tudja folytatni a transzfer (ha már nem volt az adatok kész átadni, például), akkor eldobja a DRQ és a CPU ismét az irányítást a busz. A vezérlés visszakerül DMAC által megerősítve DRQ. Ez addig folytatódik, amíg a terminál száma elérte, és a TC jel tájékoztatja a processzor, hogy az átutalás megtörtént.
Megszakítások ISA busz
IRQ0, 1,2,8, és 13 nem az ISA buszon.
IBM PC XT és már csak egy megszakítás-vezérlő 8259. AT később gép rendelkezik egy második megszakítás-vezérlő, és milyen arányban használnak Master / Slave pályára. IRQ2 IRQ9 azonos pin legtöbb ISA rendszerek. Megszakítások a legtöbb rendszeren lehetnek akár él, vagy szint jel. Alapértelmezés szerint, jellemzően, az EDGE váltott, és a magas aktív (alacsony és magas átmenet). megszakítási szintet meg kell adniuk az első megszakítás nem ismerte ciklus (két megszakítás elismerik buszciklusba keletkezett válaszul a megszakítás kérés).
Szoftver szempontjai megszakítások és megszakítja rakodók szándékosan kihagytuk ezt a dokumentumot, mivel a sok különbség a szintaxis szoftvereszközök és az a tény, hogy a vonatkozó dokumentumokat a téma gyakran el van látva a szoftverfejlesztés.
Bus Mastering:
ISA készülék átvegye az irányítást a busz, de meg kell tenni óvatosan. Nincsenek mechanizmusok biztonság, és így könnyen vezethet összeomlása az egész rendszer hiba, ha figyelembe az irányítást a busz. Például a legtöbb rendszer megköveteli buszciklusokká a DRAM frissítése. Ha a mester ISA busz nem lemondani az irányítást a busz, vagy generál saját DRAM frissítési ciklus minden 15 ezredmásodperc, memóriát lehet sérült. Adapter ISA adapter generálhat frissítési ciklus anélkül, hogy akár az irányítást a busz, mondván, a frissítés. MRDC azután követjük nyomon, hogy ha a frissítési ciklus befejeződik.
Hogy átvegye az irányítást a busz, hogy az adott eszköz érvényesíti DRQ vonalon. DMAC kérést küld a processzorhoz hold, és amikor megkapja DMAC tartsa elismerik azt állítja, a megfelelő sorra AIBN megfelelő DRQ vonalon állította. Most Bus Master készüléket. AEN jóváhagyták, így ha egy eszközt kíván férni az I / O eszközök, meg kell állítani, MASTER16 engedje AEN. irányítást a busz vissza az alaplaphoz, égetés DRQ.
Forrás: Mark Sokos ISA oldal
Forrás: «ISA rendszer architektúra, a harmadik kiadás” Tom Shanley és Don Anderson, ISBN 0-201-40996-8
Forrás: «EISA rendszer architektúra, 2nd Edition” Tom Shanley és Don Anderson, ISBN 0-201-40995-X
Forrás: „mikroszámítógép Autóbuszok» R. M. Kram ISBN 0-12-196155-9
Forrás: HelpPC v2.10 gyors segédprogram, David Jurgens
Forrás: 80486 ZIDA alaplap Használati útmutató, Opti 486 82C495sx
Megjegyzés: Az irány kapcsolatban alaplap ISA-kártyákat.
Megjegyzés: B8 volt / CARD SLCDTD a XT. -Kártya van kiválasztva, aktiválja a kártyát a nyílásba XT J8